Kontakt:

Email:	makucera#kiv.zcu.cz //# = @
Kancelář:	UL-408
Úřední hodiny:	Pondělí 10:00 až 11:00
	Úterý 10:00 až 11:00
	jiné termíny po domluvě, případně mail

Výuka cvičení: kiv/pot

Výsledky prací zde.

Studijní mareriály a informace o předmětu: portal.zcu.cz

Seznam cvičení

Kvůli svátkům 1.5. a 8.5. bude program cvičení malinko upraven a liší se od toho co je na portálu.

      28.02. assembler
      06.03. assembler
      13.03. assembler + zadání semestrálky
      20.03. konzultační cvičení - vypracování semestrálky
      27.03. konzultační cvičení - vypracování semestrálky
      03.04. konzultační cvičení - vypracování semestrálky
      04.04. konzultační cvičení - vypracování semestrálky
      10.04. strojový cyklus, sběrnice, časování
      17.04. dekódování adres
      24.04. test
      15.05. zápočty

      Opravný test individuálně v konzultačních hodinách, případně po dohodě se studentem.
     

Moje materiály

• Seznámení s assemblerem H8S26xx: asmH8S26xx.pdf
• Předávání parametrů, makra a jednoduchý prográmek: pot3.pdf
• Jednoduchý prográmek: prevodRetezce.s
• I/O dat (pocitani cisel), "tabulka": pocitani.s
• Sběrnice a instrukční cyklus: pot8.pdf

Odkazy

• IEEE-754 converter - zobrazení FP čísel (mantisa, exponent)http://www.h-schmidt.net/FloatApplet/IEEE754.html
• Sčítání FP čísel (převod na stejný exponent, normalizace)http://users-tima.imag.fr/cis/guyot/Cours/Oparithm/english/Flottan.htm

Výuka cvičení: kiv/upa

• informace o cvičeních od Dr. Ing. Dudáčka + materiály
• výsledky zápočtových prací

Moje materiály

• 1. cvičení - Logické funkce u binární sčítačky

  Boolova algebra; součtový a součinový tvar (disjunktivní a normální tvar; konjunktivní normální tvar); hradla (součtové - OR, součinové - AND, negace - NOT); kreslení schématu logického obvodu

• 2. cvičení - Minimalizace
  
  
• 3. cvičení - Programovatelná logika - odkazy
  • http://fpga.sweb.cz/
  • http://hw.cz/Teorie-a-praxe/Programovani/ART847-Jednoduche-programovatelne-logicke-obvody.html
  • http://www.urel.feec.vutbr.cz/~kolouch/pld/ramy02.html
  • http://en.wikipedia.org/wiki/Programmable_logic_device
  
  
• 5. cvičení - pro první semestrálku nemusíte kreslit schéma ručně, ale můžete vyzkoušet nějaký simulátor logických obvodů např. Deeds - Digital Electronics Education and Design Suite; pokud máte zkušenosti s KIV/LS tak můžete vyzkoušet Xilinx ISE Schematic Editor
  
  
• 7. cvičení - Procesor MIPS a simulátor SPIM
  
  
• 11. cvičení - Paměti - adresování, stránkování, segmentace | Kdo neměl kiv/zos na konci prezentace odkazy na materiály od pana Pešičky o stránkování a segmentaci
  
  
• 12. cvičení cache paměti - materiály na stránkách pana Dudáčka; nebo zadejte do googlu tyto spojení a vyhledejte si to v obrázcích (pro ty aktivní)
  • memory hierarchy
  • direct mapped cache
  • full associative cache
  • set associative cache
  • page replacement algorithm FIFO, LRU, OPT, LFU atd.
  
  
  
• Co by jste si měli odnést z předmětu kiv/upa