Rozšiřující deska Disp_Kbd_1 pro EVB2633F

Blokové schéma desky

Na desce Disp_Kbd_1 je vytvořeno rozhraní pro připojení alfanumerického nebo grafického LCD displeje a rastrové klávesnice k vývojovému modulu Hitachi EVB2633F. Dále je na desce 8 + 4 bitový paralelní datový port pro univerzální použití. Všechny porty jsou řízeny obvodem Xilinx CPLD XC9572 nebo XC95108 v pouzdře PLCC84, jehož naprogramováním lze podle potřeby jednotlivé porty konfigurovat. Ze strany vývojového modulu je do CPLD zavedena 8bitová datová sběrnice (D15 - D8), adresní vodiče A9 - A0 a signály /CS3, /HWR, /RD, /RESET a systémové hodiny CLK. Dále je CPLD připojen na 2 vývody TPU a prostřednictvím oddělovacího obvodu na signál /WAIT.

Programování obvodu CPLD XC9572 resp. XC95108 je možné přímo na desce využitím rozhraní JTAG na konektoru H5.

Pro správnou funkci jednotlivých portů musí být příslušně naprogramován obvod CPLD. Při nesprávném naprogramování vývodů pro adresní a datovou sběrnici hrozí i zničení mikrokontroléru ve vývojovém modulu EVB2633F!

Obr. 1:      Blokové schéma Disp_Kbd_1

[Zobrazit s větším rozlišením]

Rozhraní desky

Rozhraní vývojového modulu

Deska Disp_Kbd_1 je pomocí 5 konektorů připojena k vývojovému modulu EVB2633F. Do desku jsou zavedeny následující signály:

• 10 adresních vodičů A9 - A0. Tyto vodiče mohou být využity k adresování jednotlivých portů desky.
• Výběrový vodič /CS3, který doplňuje adresní vodiče. Mikrokontrolér generuje tento signál na základě dekódování adresních vodičů A23 - A21.
• Řídicí signály /HWR a /RD, které indikují typ probíhajícího sběrnicového cyklu.
• Datové vodiče D15 - D8. Tyto datové vodiče se využívají při konfiguraci systémové sběrnice EVB2633F na šířku 8bitů.
• Systémové hodiny CLK a signál /RESET.
• Další vývody pro univerzální využití: Vývody TPU TIOCA2 a TIOCB2 a signál IRQ6.

Jednotlivé signály rozhraní EVB2633F mohou být podle potřeby využity v obvodu CPLD. Příslušné vývody CPLD musí být naprogramovány podle následující tabulky:

Rozhraní LCD displeje

Pro připojení LCD displeje je na konektory H1 a H2 vyvedeno 8 datových vodičů a další potřebné řídicí signály:

• Na konektor H1 jsou vyvedeny signály vhodné pro připojení alfanumerického displeje například Batron BT42005 nebo podobného typu. Trimrem R4 lze nastavit kontrast displeje.
• Na konektor H2 jsou vyvedeny signály pro připojení grafického LCD displeje s vestavěným řadičem. Rozložení vývodů na konektoru H2 odpovídá displeji Batron BT160140 (160 x 140 bodů). Pro buzení 2 diod LED, které jsou na displeji BT160140, jsou na desce 2 spínací tranzistory, řízené 2 vývody CPLD.

Pro správnou funkci rozhraní LCD displejů musí být příslušně naprogramován obvod CPLD. Vývody připojené na datové vodiče displeje musí být programovány jako obousměrné. Jejich směr musí být řízen v závislosti na prováděné operaci (zápis dat/řízení do displeje, čtení dat/stavu z displeje). Směr dalších signálů musí být nastaven v závislosti na konkrétní specifikaci displeje. Např. pro řízení displeje BT42005 jsou zapotřebí 3 výstupní signály (RS, R/W, EN).

Rozhraní maticové klávesnice

Maticová klávesnice o maximální velikosti 4 x 8 kláves může být připojena na konektor H3. Jednotlivé řádky klávesnice jsou buzeny prostřednictvím budiče s otevřenými kolektory. Sloupcové vývody jsou připojeny na CPLD. Pro udržení klidové úrovně H na jsou jednotlivé sloupcové vodiče přes rezistory 10k připojeny na napájecí napětí +5V.

Vývody CPLD, které jsou zapojeny na vstup řádkových budičů, musí být naprogramovány jako výstupní. Vývody na které jsou připojeny sloupcové vodiče musí být naprogramovány jako vstupní.

Univerzální paralelní port

12 vývodů obvodu CPLD je zavedeno na konektor H4. Při vhodném naprogramování je lze použít například jako 8 bitový paralelní port, doplněný 4 řídicími signály. Nastavení směru a další vlastnosti vývodů závisí na konkrétním použití.

Diody LED

Na desce Disp_Kbd_1 je zelená a červená resp. žlutá dioda LED. Anody diod jsou připojeny přes rezistor 820j na +5V, katody jsou připojeny na dva vývody obvodu CPLD. Diody svítí, je-li příslušný vývod CPLD v úrovni L. Diody LED mají univerzální využití, jejich význam závisí na naprogramování obvodu CPLD, resp. na programové obsluze.

Signál /WAIT

Vývod (pin) č. 24 obvodu CPLD je připojen na invertující budič s otevřeným kolektorem, který ovládá signál /WAIT mikrokontroléru. Tento signál může být v případě potřeby použit ke vkládání čekacích taktů při přenosech na sběrnici. Není-li signál /WAIT používán, měl by vývod CPLD č. 24 být trvale v úrovni L.

Zapojení konektorů

Většina signálů, které jsou vyvedeny na konektorech H1, H2, H3 a H4 je připojena na vývody CPLD. Při návrhu funkce CPLD je proto velmi důležité respektovat toto zapojení a správně naprogramovat vlastnosti jednotlivých vývodů.

Konektor H1

Konektor pro připojení alfanumerického LCD displeje.

Konektor H2

Konektor pro připojení grafického LCD displeje.

^*) budí spínací tranzistor

Konektor H3

Konektor pro připojení maticové klávesnice.

^*) ovládá invertující budiče řádků

Konektor H4

Univerzální rozhraní.

Směr a význam vývodů CPLD je dán požadavky na typ rozhraní na konektoru H4. Význam vývodů uvedený v tabulce odpovídá standardní konfiguraci CPLD.

Konektor H5

Na konektoru H5 je vyvedeno rozhraní JTAG pro ISP programování obvodu CPLD.

Schémata desky Disp_Kbd_1

Obr. 2:      Schéma Disp_Kbd_1 - list 1

[Zobrazit s větším rozlišením]

Obr. 3:      Schéma Disp_Kbd_1 - list 2

[Zobrazit s větším rozlišením]

Obr. 4:      Rozmístění součástek na desce Disp_Kbd_1

[Zobrazit s větším rozlišením]

Standardní konfigurace obvodu CPLD

Pro snadné použití desky Disp_Kbd_1 lze použít standardní konfigurace obvodu CPLD.

• Konfigurace DK_2 je určena pro připojení alfanumerického LCD displeje BT42005 a maticové klávesnice.
• Konfigurace DK_3 je určena pro připojení grafického LCD displeje BT160140 a maticové klávesnice.

Podrobnější popis obou konfigurací lze najít v příslušném popisu.

Další rozšiřující desky

• Mem_Com_2
• Pwr_2

• Popis vývojového modulu EVB2633F.

Poslední změna stránky byla provedena 18.02.2005