Rozšiřující deska Mem_Com_2 pro EVB2633F

Blokové schéma

Deska Mem_Com_2 umožňuje připojit k vývojovému modulu EVB2633F vnější paralelní paměti Flash, EEPROM a CMOS SRAM a sériové paměti RAM a EEPROM. Dále obsahuje dva převodníky úrovní TTL/RS232 pro sériová rozhraní a obvod Xilinx CPLD XC9536 nebo XC9572 pro realizaci různých kodérů a dekodérů sériových dat.

Obr. 1:     Blokové schéma desky Mem_Com_2

[Zobrazit s větším rozlišením]

Vnější paměti

Na desce Mem_Com_2 jsou dvě patice DIP32, do kterých je možné zasunout paměti Flash nebo EEPROM. Standardně jsou používány paměti Atmel 29C010A (Flash) a Atmel 28C010 (EEPROM), každá o kapacitě 128k x 8.

Dále je na desce Mem_Com_2 jedna patice DIP24 pro zapojení pamětí CMOS SRAM. Vhodná je např. pamě typu SGS Thomson M48T12/M48T12 o kapacitě 2k x 8. Tato pamě má v pouzdře zabudovanou zálohovací baterii. Kromě toho je pamě vybavena obvody RTC včetně zabudovaného krystalu 32.768 kHz. Registry RTC jsou mapovány v adresním prostoru paměti.

Datové vodiče (D15 - D8) a adresní vodiče (A16 - A0) jsou k pamětem připojeny s využitím oddělovačů/zesilovačů 74HCT244 resp. 74HCT245. Adresní vodiče A20 - A17 jsou spolu se signály /HWR, /RD a /CS2 mikrokontroléru zavedeny do dekodéru adres (GAL16V8), která generuje výběrové signály pro jednotlivé paměti a signál pro přepínání směru zesilovače datové sběrnice.

Standardní obsah dekodéru adres mapuje vnější paměti do adresního prostoru mikrokontroléru následujícím způsobem:

Rozsah adres Patice Standardně osazená
pamě
 400 000 - 41F FFF  U1

 Flash 29C010A
420 000 - 43F FFF U2

 EEPROM 28C010 
440 000 - 440 3FF U3

 SRAM M48T12

Poznámka:  Vnější paralelní paměti jsou mapovány do adresního bloku č. 2 mikrokontroléru. Před jejich použitím musí být správně naprogramován řadič sběrnice v mikrokontroléru - 8bitová datová sběrnice, 3taktový čtecí/zápisový cykl. Dekodér adres (GAL16V8) umožňuje generování signálu /WAIT pro mikrokontrolér. Při použití běžných typů pamětí není nutné tento signál používat. V případě potřeby lze přímo naprogramovat řadič sběrnice pro vkládání potřebného počtu čekacích taktů.

Vnější sériové paměti

Pro pokusné účely jsou na desce Mem_Com_2 celkem 3 patice pro připojení pamětí se sériovým přístupem.

Patice U5 a U6 jsou určeny pro připojení sériových pamětí RAM s rozhraním I2C. Vhodný typ je například pamě Philips PCF8570 o kapacitě 256 bytů. Signály SCL a SDA jsou připojeny na pory P1.3 a P1.2. Oba signály jsou přes rezistory 4k7 připojeny na napájecí napětí +5V.

Zapojení signálů SCL a SDA pro paměti I2C:

 Port H8S/2633F   Vývod U5 resp. U6   Signál I2C 
P1.2 5 SDA
P1.3 6 SCL

Patice U7 je určena pro připojení pamětí EEPROM s rozhraním MICROWIRE / SPI. Vhodný typ je např. Atmel 93C66 (512 x 8). Na vývody DI, DO a SK paměti jsou připojeny signály rozhraní SCI3 mikrokontroléru. CS paměti je připojen na port P1.1. Přepínačem J1 na desce Mem_Com_2 lze přepínat 8bitovou nebo 16bitovou organizaci paměti.

Zapojení signálů sériové paměti EEPROM:

 Port H8S/2633F   Vývod U7   Signál SPI 
TxD3 3 DI
RxD3 4 DO
SCK3 2 SK
P1.1 1 CS

Zapojení přepínače J1:

 Propojené kontakty   Organizace EEPROM 
1 - 2 8bitová
2 - 3 16bitová

 

Rozhraní SCI1

Signály sériového rozhraní SCI1 jsou po úpravě na úrovně RS232 zavedeny na konektor X11. Zapojení vývodů X11 je v následující tabulce.

Konektor X11 (neuvedené vývody nejsou zapojeny):

 Vývod X11   Signál SCI1 
3 TxD1
5 RxD1
9 GND

Rozhraní SCI4

Signály rozhraní SCI4 jsou zavedeny do obvodu CPLX XC9536 resp. XC9572. Pomocí tohoto obvodu lze realizovat podle potřeby kodéry a dekodéry přenášených dat. Dále jsou signály rozhraní SCI4 v úrovních RS232 zavedeny na konektor X12*).

*)  Viz popis obvodu CPLD.

Vysílaná data (TxD4) jsou zavedena na jeden ze vstupů obvodu CPLD. Kódované signály jsou odtud zavedeny na konektor X13 v úrovni TTL. Dále jsou zavedeny na vstup vysílače linky RS485, jehož příslušné vývody jsou také zapojeny na konektor X13. Pro případ, kdy není žádoucí použití kodéru, je signál TxD4 zaveden do převodníku na úrovně RS232 a odtud na konektor X12.

Signál RxD4 rozhraní SCI4 mikrokontroléru je zapojen na jeden z vývodů obvodu CPLD. Naprogramováním tohoto obvodu lze (je nutné) zvolit pro RxD4 některý ze 3 vstupů signálu:

Propojení signálů rozhraní SCI4 znázorňuje následující obrázek:

Obr. 2:     Blokové schéma propojení signálů rozhraní SCI4

 

Konektor X12 (neuvedené vývody nejsou zapojeny):

 Vývod X12   Signál SCI4 
3  TxD4_RS232 
5  RxD4_RS232 
9 GND

Konektor X13:

 Vývod X13   Signál  Význam 
1 TxD4_TTL  výstup kodéru v CPLD - úrovneň TTL 
3 RxD4_TTL  vstup dekodéru v CPLD - úroveň TTL 
5 SCK_TTL  vstup/výstup SCK4 do/z CPLD - úroveň TTL 
7 RS485 A  linka RS485, vodič A
9 RS485 B  linka RS485, vodič B
2,4,6,8,10 GND  společný vodič

 

Obvod CPLD XC9536 (XC9572)

Na desce Mem_Com_2 je patice pro zapojení jednoho obvodu Xilinx CPLD XC9536 nebo XC9572 v pouzdře PLCC44. Hlavním účelem tohoto obvodu je realizace kodérů a dekodérů dat pro rozhraní SCI4. Pro vysílání jsou do obvodu zavedeny signály TxD4 a SCK4 mikrokontroléru. Výstup kodéru je zaveden na konektor X12 a do vysílače linky RS485.

Pro příjem jsou na vstupy CPLD zavedeny signály RxD4 z rozhraní RS232 (konektor X12), vstup signálu TTL a výstup přijímače linky RS485. Výstup přijímaného signálu z CPLD je zaveden na vstup RxD4 mikrokontroléru.

Pro výběr vstupního signálu a pro další řídicí účely je do CPLD zavedeno celkem 7 signálů z IO portů mikrokontroléru, systémové hodiny CLK a signál /RESET. Jejich využití závisí na konkrétní aplikaci.

Směr IO portů mikrokontroléru musí být naprogramován v souladu se směrem příslušných vývodů obvodu CPLD. Totéž platí i o vývodech CPLD připojených na signály TxD4, RxD4 apod. Při nesprávném naprogramování - jsou-li porty MCU i vývody CPLD výstupní - je pravděpodobné zničení mikrokontroléru, jehož výstupy nejsou příliš odolné proti zkratu.

Správné naprogramování portů mikrokontroléru a směru vývodů obvodu CPLD je proto nutné velmi pečlivě zkontrolovat, u CPLD též ověřit simulací.

Pro pomocné účely jsou ke dvěma vývodům CPLD připojeny indikační LED. Anody LED jsou přes rezistory 820j připojeny na napětí +5V. LED proto svítí při úrovni L na příslušném vývodu CPLD. Využití vývodů CPLD shrnují následující tabulky.

Vývody CPLD použité pro sériové rozhraní SCI4:

Vývod CPLD Směr CPLD Signál Význam
44 OUT RxD4 Signál RxD4 mikrokontroléru.
37 IN TxD4 Signál TxD4 mikrokontroléru.
43 IN/OUT SCK4 Signál SCK4 mikrokontroléru. Směr závisí na noprogramování mikrokontroléru.
9 OUT TxD4_TTL/485 Výstup kódovaných dat v úrovni TTL. Vstup vysílače RS485.
38 IN RxD4_RS232 Vstup sériových dat z linky RS232 (konektor X12).
11 IN RxD4_TTL Vstup sériových dat v úrovni TTL (konektor X13).
13 IN RxD4_RS485 Vstup sériových dat z přijímače linky RS485.
12 OUT/IN SCK4_TTL Výstup/vstup SCK4 z konektoru X12. Směr závisí na naprogramování mikrokontroléru. 
14 OUT R/T_RS485 Přepínání příjem/vysílání budiče linky RS485. (L = příjem, H = vysílání).

Vývody CPLD použité pro řízení:

Vývod CPLD Směr CPLD Signál Význam
29 IN/OUT P32/IRQ4 Port P3.2, přerušení IRQ4
28 IN/OUT PF0 Port F.0. Směr závisí na naprogramování mikrokontroléru.
27 IN/OUT PF1 Port F.1. Směr závisí na naprogramování mikrokontroléru.
26 IN/OUT P14 Port 1.4. Směr závisí na naprogramování mikrokontroléru.
25 IN/OUT P15 Port 1.5. Směr závisí na naprogramování mikrokontroléru.
7 IN/OUT P16 Port 1.6. Směr závisí na naprogramování mikrokontroléru.
6 IN/OUT P17 Port 1.7. Směr závisí na naprogramování mikrokontroléru.
20 OUT LED_1 Červená (žlutá) LED.
22 OUT LED_2 Zelená LED.
5 IN CLK Systémové hodiny 18.432 MHz. Vstup GCK1 obvodu CPLD.
39 IN /RESET Systémový /RESET. Vstup GSR obvodu CPLD.

 

Pro programování obvodu CPLD je na konektor X14 vyvedeno rozhraní JTAG, které umožňuje pomocí přípravku XChecker nahrát do CPLD nový obsah přímo v zapojení.

Zapojení konektoru X14:

Vývod konektoru Vývod CPLD Význam   Vývod konektoru Vývod CPLD Význam
1 - +5V   5 - klíč
2 30 TDO   6 16 TMS
3 15 TDI   7 - GND
4 - -   8 17 TCK

 

 

Schéma desky Mem_Com_2

Obr. 3:     Schéma desky Mem_Com_2 - list 1

[Zobrazit s větším rozlišením]

Obr. 4:     Schéma desky Mem_Com_2 - list 2

[Zobrazit s větším rozlišením]

Obr. 5:     Schéma desky Mem_Com_2 - list 3

[Zobrazit s větším rozlišením]

Obr. 6:     Schéma desky Mem_Com_2 - list 4

[Zobrazit s větším rozlišením]

Obr. 7:     Schéma desky Mem_Com_2 - list 5

[Zobrazit s větším rozlišením]

Obr. 8:     Rozmístění součástek na desce Mem_Com_2

[Zobrazit s větším rozlišením]

Další rozšiřující desky:

 

Poslední změna stránky byla provedena 26.03.2002