Rozšiřující deska Disp_Kbd_2 pro EVB2633F


Blokové schéma desky

Na desce Disp_Kbd_2 je vytvořeno rozhraní pro připojení grafického LCD displeje PG320240-D s dotykovou obrazovkou. Dále jsou na desce obvody pro 8bitový obousměrný paralelní port, který lze též použít pro připojení maticové klávesnice s rozměrem max. 4 x 8 kláves, obvody pro připojení klávesnice PC a patice pro paměť Flash o kapacitě 128 kB. Pro rozšíření možností komunikace jsou na desce obvody pro převod signálů rozhraní SCI1 na úrovně RS232. Všechny porty jsou řízeny obvodem Xilinx CPLD XC95108 v pouzdře PLCC84, jehož naprogramováním lze podle potřeby jednotlivé porty konfigurovat. Ze strany vývojového modulu je do CPLD zavedena 8bitová datová sběrnice (D15 - D8), adresní vodiče A20 - A0 a signály /CS2, /CS3, /HWR, /RD, /RESET a systémové hodiny CLK. Dále je CPLD připojen na 2 vývody TPU a prostřednictvím oddělovacího obvodu na signál /WAIT.

Programování obvodu CPLD XC95108 je možné přímo na desce využitím rozhraní JTAG na konektoru H5.

Pro správnou funkci jednotlivých portů musí být příslušně naprogramován obvod CPLD. Při nesprávném naprogramování vývodů pro adresní a datovou sběrnici hrozí i zničení mikrokontroléru ve vývojovém modulu EVB2633F!

 

Obr. 1:      Blokové schéma Disp_Kbd_2

[Zobrazit s větším rozlišením]

 


Rozhraní desky

 

Rozhraní vývojového modulu

Deska Disp_Kbd_1 je pomocí 5 konektorů připojena k vývojovému modulu EVB2633F. Do desku jsou zavedeny následující signály:

 

Rozhraní LCD displeje

Pro připojení LCD displeje je na konektor H1 vyvedeno 8 datových vodičů a další potřebné řídicí signály.

Pro správnou funkci rozhraní LCD displejů musí být příslušně naprogramován obvod CPLD. Vývody připojené na datové vodiče displeje musí být programovány jako obousměrné. Jejich směr musí být řízen v závislosti na prováděné operaci (zápis dat/řízení do displeje, čtení dat/stavu z displeje). Směr dalších signálů musí být nastaven v závislosti na konkrétní specifikaci displeje.

Rozhraní dotykové obrazovky

Vývody dotykové obrazovky jsou prostřednictvím konektoru H3 připojeny na obvod ADS7846. Rozhraní SPI a další komunikační signály tohoto obvodu jsou zavedeny do CPLD XC95108.

Univerzální paralelní port a rozhraní maticové klávesnice

8 vývodů obvodu CPLD je přímo zavedeno na konektor H4. Při vhodném naprogramování je lze použít například jako 8 bitový paralelní port. Nastavení směru a další vlastnosti vývodů závisí na konkrétním použití.

Další 4 signály obvodu CPLD jsou na konektor H4 zavedeny přes invertující budiče s otevřeným kolektorem. Tyto signály mohou být použity jako řádkové budicí vodiče v případě, kdy je na konektor H4 připojena maticová klávesnice. Sloupcové vodiče klávesnice jsou potom připojeny na vývody paralelního portu, který musí být naprogramován ve vstupním režimu.

Rozhraní klávesnice PC

Konektor CN1 je určen pro připojení klávesnice PC. Signály DATA a CLK klávesnice jsou zapojeny na vývody CPLD společné s buzením dvou řádkových vodičů maticové klávesnice. Pro připojení klávesnice PC musí být tyto vodiče naprogramovány jako vstupní. Maticová klávesnice proto nemůže být připojena současně s klávesnicí PC.

Diody LED

Na desce Disp_Kbd_1 je zelená a červená resp. žlutá dioda LED. Anody diod jsou připojeny přes rezistor 820j na +5V, katody jsou připojeny na dva vývody obvodu CPLD. Diody svítí, je-li příslušný vývod CPLD v úrovni L. Diody LED mají univerzální využití, jejich význam závisí na naprogramování obvodu CPLD, resp. na programové obsluze.

Signál /WAIT

Vývod (pin) č. 24 obvodu CPLD je připojen na invertující budič s otevřeným kolektorem, který ovládá signál /WAIT mikrokontroléru. Tento signál může být v případě potřeby použit ke vkládání čekacích taktů při přenosech na sběrnici. Není-li signál /WAIT používán, měl by vývod CPLD č. 24 být trvale v úrovni L.

Paměť Flash

Patice U4 může být osazena pamětí Flash o kapacitě 128 kB. Datové a adresní vývody a signály /OE a /WE jsou přímo připojeny na příslušné signály sběrnice mikrokontroléru. Signál /CE může být generován v obvodu CPLD s využitím adresních vodičů A20 - A17 a signálů /CS2 nebo /CS3 mikrokontroléru.


Schémata desky Disp_Kbd_2

 

Obr. 2:      Schéma Disp_Kbd_2 - list 1

[Zobrazit s větším rozlišením]

Obr. 3:      Schéma Disp_Kbd_2 - list 2

[Zobrazit s větším rozlišením]

Obr. 4:      Schéma Disp_Kbd_2 - list 3

[Zobrazit s větším rozlišením]

Obr. 5:      Rozmístění součástek na desce Disp_Kbd_2

[Zobrazit s větším rozlišením]


Standardní konfigurace obvodu CPLD

Pro snadné použití desky Disp_Kbd_2 lze použít standardní konfigurace obvodu CPLD.

Podrobnější popis konfigurace DK_5 lze najít v příslušném popisu.


Další rozšiřující desky

 


Poslední změna stránky byla provedena 23.03.2007